

UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

FACULTAD DE INGENIERÍA

DIVISION DE INGENIERIA ELECTRICA

DISEÑO DIGITAL MODERNO

Semestre 2027-1



Proyecto Parcial 01.

Profesor: Dr. Oscar Francisco Fuentes Casarrubias

Alumnos:

- Cabrera Luna Yael
- Pérez Hernández Carlos Alberto
- Reyes Alcántara Ángel Gabriel
- Vargas Pérez Patricia Victoria

Grupo: 5

Fecha de entrega: 12 de octubre de 2026


Ciudad Universitaria, Cd. Mx., 2026

Objetivos: Diseñar, implementar y verificar una unidad lógica combinacional de 2 bits utilizando circuitos integrados de lógica digital, de manera que el sistema reciba dos números binarios de 2 bits, permita seleccionar una de cuatro operaciones y muestre el resultado en un display de 7 segmentos. El sistema deberá incluir una entrada de habilitación (ENABLE) y una indicación visual de la operación activa.

Lista de Componentes

- Un circuito integrado 74LS86 (XOR)
- Dos circuitos integrados 74LS08 (AND)
- Un circuito integrado 74LS32 (OR)
- Un circuito integrado 74LS85 (Comparador)
- Un circuito integrado 74LS157 (Selector)
- Dos circuitos integrado 74LS153 (MUX 4 a 1)
- Un circuito integrado 74LS47 (BCD)
- Un circuito integrado 74LS139 (DECODER)
- Display 7 segmentos de ánodo común
- 4 LED´s
- Resistencias de 1 kΩ
- Varias Protoboards
- Alambre calibre 22
- 2 Dipswitch
- Fuente de alimentación de 5[V]

Diagrama de bloques.



Bloques de Entrada (DIP Switches):

- Entradas de Datos (A y B): Dos números binarios sin signo de 2 bits cada uno (A_1A_0 y B_1B_0), configurados mediante un DIP switch con sus respectivas resistencias de pull-up/pull-down para evitar estados flotantes.

- Entradas de Selección ($S_1 S_0$) y Habilitación ($ENABLE$): Gestionadas a través de un segundo DIP switch que define tanto el selector de operación como el estado de habilitación global del sistema.

Bloque Decodificador de Selección (Decoder 2-to-4):

- Recibe las señales de selección S_1 y S_0 para decodificarlas e indicar visualmente mediante un arreglo de LEDs cuál de las cuatro operaciones se encuentra activa en un momento determinado (SUM, XOR, AND, MAX).

Bloques de Operaciones Lógicas y Aritméticas:

- Circuitos combinacionales discretos dedicados a procesar de forma simultánea o selectiva los bits de entrada para calcular:
  - Suma aritmética (SUM).
  - Compuertas lógicas bit a bit (XOR, AND).
  - Comparación de magnitud para obtener el mayor (MAX).

Bloque Multiplexor (MUX):

- Actúa como el selector central del sistema. Basándose en las líneas de control $S_1 S_0$, el multiplexor enruta el resultado de la operación seleccionada hacia la etapa de salida.

Bloque de Habilitación ($ENABLE$):

- Lógica de control conectada a la señal $ENABLE$. Cuando $ENABLE = 1$, permite el paso normal de los datos; cuando $ENABLE = 0$, desactiva o pone en estado seguro las salidas del sistema (apagando el display o mostrando un valor predefinido de cero).

Bloque de Visualización (Decoder BCD a 7 Segmentos y Display):

- Recibe el resultado binario de 4 bits proveniente del MUX (filtrado por la lógica de habilitación) y lo decodifica para encender los segmentos correspondientes (a a g) en el display de 7 segmentos

Tabla de especificaciones de entradas y salidas.

Señal	Tipo	Descripción
A1, A0	Entrada (DIP 1)	Número A de 2 bits sin signo (0 a 3); A0 es el menos significativo
B1, B0	Entrada (DIP 1)	Número B de 2 bits sin signo (0 a 3)
S1, S0	Entrada (DIP 2)	Selector de operación (ver tabla selección de operación)
ENABLE	Entrada (DIP 2)	1 = opera normal; 0 = display apagado
4.ª posición DIP 2	Reservada	Reservada, no se usa

s1 s0	Salida interna	Selector de operaciones
Display a–g	Salida	Dígito del resultado (0 a 6) en 7 segmentos
LEDs Y0–Y3	Salida	Operación activa (Y0 SUM, Y1 XOR, Y2 AND, Y3 MAX)

Selección de operación

S1	S0	Operación	LED Activo
0	0	SUM: A + B	Y0
0	1	XOR: A ⊕ B, bit a bit	Y1
1	0	AND: A · B, bit a bit	Y2
1	1	MAX: el mayor entre A y B	Y3

Desarrollo de las cuatro operaciones.

A1	A0	B1	B0	SUMA	XOR	AND	MAX
0	0	0	0	0 0	0 0	0 0	0 0
0	0	0	1	0 1	0 1	0 0	0 1
0	0	1	0	1 0	1 0	0 0	1 0
0	0	1	1	1 1	1 1	0 0	1 1
0	1	0	0	0 1	0 1	0 0	0 1
0	1	0	1	1 0	0 0	0 1	0 1
0	1	1	0	1 1	1 1	0 0	1 0
0	1	1	1	0 0	1 0	0 1	1 1
1	0	0	0	1 0	1 0	0 0	1 0
1	0	0	1	1 1	1 1	0 0	1 0
1	0	1	0	0 0	0 0	1 0	1 0
1	0	1	1	0 1	0 1	1 0	1 1
1	1	0	0	1 1	1 1	0 0	1 1
1	1	0	1	0 0	1 0	0 1	1 1

1	1	1	0	0 1	0 1	1 0	1 1
1	1	1	1	1 0	0 0	1 1	1 1

Obtención de las funciones booleanas

1) Operación SUMA

- **Para S0**

A1 A0 \ B1 B0	00	01	11	10
00	0	1	0	1
01	1	0	1	0
11	1	0	1	0
10	0	1	0	1

Agrupaciones: Cuatro lazos individuales de 2, lo que resulta en $S_0 = A_0 \oplus B_0$.

- **Para S1**

A1 A0 \ B1 B0	00	01	11	10
00	0	0	1	1
01	0	1	0	1
11	1	0	1	0
10	1	1	0	0

Agrupaciones: Múltiples enlaces que derivan en $S_1 = A_1 \oplus B_1 \oplus (A_0 \cdot B_0)$.

2) Operación AND

- **Para S0**

A1 A0 \ B1 B0	00	01	11	10
00	0	0	0	0
01	0	1	1	0
11	0	1	1	0
10	0	0	0	0

Agrupación: Un cuadrado central de cuatro '1'. Expresión: $S_0 = A_0 \cdot B_0$.

- **Para S1**

A1 A0 \ B1 B0	00	01	11	10

00	0	0	0	0
01	0	0	0	0
11	0	0	1	1
10	0	0	1	1

Agrupación: Un cuadrado de cuatro '1' en la esquina inferior derecha. Expresión: $S_1 = A_1 \cdot B_1$.

3) **Operación MAX**

- **Para S0**

A1 A0 \ B1 B0	00	01	11	10
00	0	1	1	0
01	1	1	1	1
11	1	1	1	1
10	0	0	1	0

Agrupación: Múltiples enlaces de cuatro (cuadrados y líneas). Expresión: $S_0 = A_1A_0 + B_1B_0 + A_0\overline{B_1} + \overline{A_1}B_0$.

- **Para S1**

A1 A0 \ B1 B0	00	01	11	10
00	0	0	1	1
01	0	0	1	1
11	1	1	1	1
10	1	1	1	1

Agrupaciones: Dos grandes rectángulos de ocho '1', lo que simplifica al máximo: $S_1 = A_1 + B_1$.

4) **XOR**

No se recurre al método de Mapas de Karnaugh para la obtención de sus ecuaciones debido a que los minitérminos ("1") en la tabla de verdad se distribuyen de manera alternada (en patrón de tablero de ajedrez). Esta disposición física en el mapa impide realizar agrupaciones en potencias de 2, por lo que el álgebra booleana resultante no sufre ninguna reducción matemática adicional y regresa a la suma de minitérminos original.

Por lo tanto, al tratarse de una función fundamental en el diseño digital, se implementa de forma directa mediante la equivalencia de compuertas exclusivas utilizando el circuito integrado dedicado 74LS86.

Funciones booleanas resultantes:

- $S_0 = A_0 \oplus B_0$ *(para el bit menos significativo)*
- $S_1 = A_1 \oplus B_1$ *(para el bit más significativo)*

Descripción de la implementación del MUX y del decoder.

- **MUX:** Para seleccionar la operación que llega a la salida se utilizan multiplexores 4:1 (circuitos 74LS153). Como se ocupan 2 bits (S1, S0), se emplean 2 de los multiplexores disponibles. Los MUX comparten las señales de selección S1S0. La posición 00 pasa la SUMA, 01 el XOR, 10 el AND y 11 el MAX. Para la interfaz con el decodificador, las salidas del MUX se conectan a los pines A y B del 74LS48, mientras que el pin C se conecta a GND.
- **Decoder:** Se emplea un decoder 2 a 4 (74LS139) utilizando las mismas líneas de selección S1S0. Sus salidas, activas en bajo, se conectan a 4 LEDs con resistencias de 330Ω a Vcc, de tal forma que se encienda exclusivamente el LED correspondiente a la operación activa en el display.

Descripción de ENABLE.

La señal de ENABLE permite regular la transmisión de los datos calculados (esto mediante los DIP SWITCH) hacia su visualización en el display.
El comportamiento que tiene sobre el circuito se divide en 2 partes:

- ENABLE habilitado: El sistema deja de operar de manera ordinaria y ocurre un bloqueo o interrupción donde la salida de sistema se desactiva. Al encontrarse en ese estado se muestra un valor de 0, donde anula cualquier cambio de entrada de datos o de selección.
- ENABLE deshabilitado: El sistema opera de manera ordinaria, donde al realizar las operaciones de SUM, XOR, AND y MAX se propaga a través del circuito la información y se dirige hacia el display de 7 segmentos, de esta manera se observará el resultado de la operación.

Esquemático final.


- **Dip 1:** Contiene las entradas A1, A0, B1, B0 que se ramifican hacia todas las compuertas lógicas que realizan en paralelo las operaciones de SUMA, XOR, AND y MAX.
- **Dip 2:** Proporciona los bits de selección S1, S0 y el bit de ENABLE.
- Las salidas de cada operación lógica alimentan las respectivas entradas de los 2 MUX para seleccionar los bits S1 y S0.
- S1 y S0 también controlan el decoder para los LED´s indicadores.


- Las salidas del MUX entran a los pines de A y B del 74LS48 con los pines C y D a GND. Las salidas a-g controlan el display de cátodo común.


Tabla de pruebas y resultados.

A	B	S1S0	Operación	ENABLE	Resultado Esperado	Resultado Observado
1	2	00	SUMA	1	3	3
3	3	00	SUMA	1	6	6
2	3	01	XOR	1	1	1
2	2	10	AND	1	2	2
2	3	11	MAX	1	3	3
3	0	00	SUMA	0	Display apagado	Display apagado

Diagrama de conexiones







Para mayor visualización consultar el video dentro de esta misma carpeta del repositorio.

Conclusiones: errores encontrados, correcciones realizadas y limitaciones del diseño.

En esta implementación de proyecto parcial logramos unificar todos los conceptos aprendidos hasta este momento del curso, tanto de manera teórica como de manera práctica. A partir de un análisis teórico logramos obtener expresiones simplificadas para las operaciones que se nos especificaron, siento estas, un SUM,XOR,AND y un MAX, dichas expresiones nos simplificaron el cableado de la implementación del circuito. De igual manera, implementamos decodificadores, que hasta el momento solo habíamos analizado de forma teórica pero que en este proyecto tuvieron gran relevancia pues nos ayudaron a unir las operaciones obtenidas. Un concepto nuevo que se implementó fue un ENABLE, este tipo de operación bloqueaba todo nuestro funcionamiento, no apagaba el circuito, pero si bloqueaba la realización de cualquier tipo de operación que nosotros ingresamos. Todo esto se logró en base a entradas de dos bits

- **Errores encontrados y correcciones:** Durante la implementación física logramos tener calentamiento en algunos circuitos integrados, este error surgió debido a la polaridad seguida al momento de energizar nuestra protoboard y tambien por que en algunas conexiones no se lograba tener contacto con los puntitos de la protoboard, por lo que para corregir estos errores se tenía que “planchar los cables”, asegurándonos que las conexiones están correctas.
- **Limitaciones del diseño:** Encontramos limitaciones no graves, pero que sí podrían hacerse es las entradas de mayor bits, esto nos conlleva tener una logica mas extensa hacia como una implementación física más robusta, esto puede ser aplicado, pero conlleva un análisis más complejo y derivado a ello pues tendríamos el rango de salida, reiteramos, no son graves que pensar en una lógica de mas bits nos dificulta la implementación física exclusivamente con circuitos integrados.,

Una de las grandes ventajas que tuvimos es que conforme avanzamos en la implementación de los componentes íbamos verificando con ayuda de un multímetro las salidas que íbamos obteniendo, con esta prueba 5[V] representaban nuestro 1 lógico, mientras que los 0[V] que arrojaba nuestro multímetro representaba el 0 lógico, estas pruebas fueron de gran ayuda ya que nos daban certeza que íbamos en buen camino.

Este proyecto demandó un mayor pensamiento lógico y sobre todo paciencia, pues al tener varios componentes trabajando al mismo tiempo nos puede generar problemas si no seguimos una lógica adecuada. A pesar de las dificultades, este proyecto parcial se logro ejecutar de manera satisfactoria, cumpliendo con las especificaciones proporcionadas, por lo tanto se cumplio el objetivo de este proyecto